



注意：所有信号均为低电平有效！电平：TTL电平
 BIN信号的脉宽最大不能超过图中虚线位置！
 即下一个结果更新前必须消失！
 T1：SOT信号脉宽，固定为10ms
 T2：主机的测试时间
 T3：BIN信号超前EOT信号出来的时间，为0-10ms
 T4：BIN信号的脉宽，可为10-100ms
 T5：BIN信号滞后于EOT信号消失的时间，为0-10ms

旧底图总号
 底图总号
 签名 日期
 格式(3)

数量	更改单号	签名	日期	数量	更改单号	签名	日期	数量	更改单号	签名	日期
拟制				TESTER HANDLER INTERFACE BOARD				江阴金仕达科技有限公司			
审核								等级标记	第 张	共 张	
标准化				批 准				图幅：			
制图：				描图：				图幅：			